該頁無縮略圖
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1 1/23
特點
? 工作電壓 2.4-5.2V
? 內置256 kHz RC振蕩器（上電默認）
? 可外接32.768kHz晶體振蕩器（OSCO,OSCI）
? 可外接時鐘源（OSCI）
? 偏置電壓（BIAS）可配置為1/2、1/3
? COM周期（DUTY）可配置為1/2、1/3、1/4
? 內置顯示RAM為32x4位
? 幀頻為80Hz
? 蜂鳴器頻率可配置為2kHz、4kHz
? 省電模式（通過關顯示和關振蕩器進入）
? 時基和看門狗共用1個時鐘源，可配置8種頻率
? 時基或看門狗溢出信號輸出腳為/IRQ腳 (開漏)...
www.szvinka.com
VK1C21B
32×4 LCD顯示驅動芯片
? 3/4線串行接口
? 軟件配置LCD顯示參數(shù)
? 寫命令和讀寫數(shù)據2種命令格式
? 讀寫顯示數(shù)據地址自動加1
? 3種顯示數(shù)據的訪問方式
? 高抗干擾
? VLCD腳提供LCD驅動電壓（<VDD）
? 封裝
LQFP48(7.0mm x 7.0mm PP=0.5mm)
DICE
COG
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
VK1C21B是一個點陣式存儲映射的LCD驅動器，可支持最大128點（32SEGx4COM）
的LCD屏，也支持2COM和3COM的LCD屏。單片機可通過3/4個通信腳配置顯示參數(shù)和發(fā)
送顯示數(shù)據，也可通過指令進入省電模式。具備高抗干擾，顯示效果好，靜電耐壓高等優(yōu)
良特性，可替代市面上大部分LCD驅動芯片。
February 2022 Rev. 1.1
1 概述
VK1C21B
32×4 LCD顯示驅動芯片
2/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1
2 COB資料
2.1 COB PAD圖
芯片面積：1045×1110um2 （含劃片槽70umX70um）襯底電位：GND
PAD 大?。?0×50 um，間距：66 um，鋁墊厚度：1um
說明：VLCD<VDD
VK1C21B
32×4 LCD顯示驅動芯片
3/23
www.szvinka.com
1/
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1
2.2 COB PAD坐標
3 SEG2 193.3 933.4 27 SEG26 787.3 96.6
4 SEG3 259.3 933.4 28 SEG28 721.3 96.6
5 SEG4 325.3 933.4 29 SEG27 655.3 96.6
6 391.3 933.4 30 SEG28 589.3 96.6
7 457.3 933.4 31 SEG29 523.3 96.6
8 SEG7 523.3 933.4 32 SEG30 457.3 96.6
9 SEG8 589.3 933.4 33 SEG31 391.3 96.6
10 SEG9 655.3 933.4 34 COM3 325.3 96.6
11 SEG10 721.3 933.4 35 COM2 259.3 96.6
12 SEG11 787.3 933.4 36 COM1 193.3 96.6
13 SEG12 868.4 967.5 37 COM0 127.3 96.6
14 SEG13 868.4 901.5 38 BZB 61.3 96.6
15 SEG14 868.4 835.5 39 BZ 96.6 178
16 SEG15 868.4 769.5 40 IRQ 96.6 244
17 SEG16 868.4 703.5 41 VDD 96.6 317
18 SEG17 868.4 637.5 42 VLCD 96.6 390
19 SEG18 868.4 571.5 43 OSCI 96.6 456
20 SEG19 868.4 505.5 44 OSCO 96.6 522
21 SEG20 868.4 439.5 45 GND 96.6 588
22 868.4 373.5 46 DATA 96.6 654
23 SEG22 868.4 307.5 47 WRB 96.6 720
24 SEG23 868.4 241.5 48 RDB 96.6 786
序號 名稱 X 坐標 Y 坐標 序號 名稱 X 坐標 Y 坐標
1 SEG0 61.3 933.4 25 SEG24 868.4 175.5
2 SEG1 127.3 933.4 26 SEG25 868.4 109.5
VK1C21B
32×4 LCD顯示驅動芯片
4/23
www.szvinka.com
SEG5
SEG6
SEG19
SEG21
49 CSB 96.6 852 *PAD 尺寸 50X50um2
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1
3 管腳定義
3.1 VK1C21B LQFP48管腳圖
VK1C21B
32×4 LCD顯示驅動芯片
5/23
www.szvinka.com
44 43 42 41 40 39 38 37
36
35
34
33
32
31
30
29
28
27
26
25
11
12
13 14 15 16 17 18 19 20 21 22 23 24
1
2
3
4
5
6
7
8
9
10
48 47 46 45 COM0 COM1 COM2 COM3 SEG30 SEG29 SEG27 SEG28 SEG26 SEG25 SEG24
SEG12
SEG13
SEG14
SEG15
SEG16
SEG17
SEG18
SEG19
SEG20
SEG21
SEG22
SEG23
/CS
/RD
/WR
DATA
VSS
OSCO
OSCI
VLCD
VDD
/IRQ
BZ
/BZ
SEG0 SEG1 SEG2 SEG3 SEG4 SEG5 SEG6 SEG7 SEG8 SEG9 SEG10 SEG11
LQFP48
TOP VIEW SEG31
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
3.2 VK1C21B LQFP48管腳列表
February 2022 Rev. 1.1
VK1C21B
32×4 LCD顯示驅動芯片
6/23
www.szvinka.com
腳位 管腳名稱 輸入/輸出 功能描述
1 /CS 輸入 片選信號內置上拉電阻，高電平禁止，低電平使能。
2 /RD 輸入 讀信號內置上拉電阻，信號下降沿讀數(shù)據到DATA腳。
3 /WR 輸入 寫信號內置上拉電阻，信號上升沿鎖存數(shù)據到顯示RAM。
4 DATA 輸入/輸出 雙向數(shù)據腳內置上拉電阻
5 VSS 電源負 電源地
6 OSCO 輸出
7 輸入
使用外部晶振時，OSCI和OSCO腳連接到外部晶振腳。
使用外部時鐘源時，OSCI連接到外部時鐘源，OSCO懸空。
OSCI 使用內部RC振蕩器時，OSCI和OSCO腳懸空。
8 VLCD 輸入 LCD驅動電壓
9 VDD 電源正 電源正
10 /IRQ 輸出 時基或看門狗溢出輸出腳，NMOS開漏輸出。
11 輸出
2kHz/4kHz差動輸出信號，驅動蜂鳴器，功能禁止時BZ和/BZ保持低電平。
BZ
12 /BZ 輸出
13-16 COM0-COM3 輸出 LCD位輸出
17-19 輸出 LCD段輸出
20,21 SEG27,SEG28 輸出 LCD段輸出
22-48
SEG31-SEG29
SEG26-SEG0
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1
4 功能說明
4.1 功能框圖
OSCO
OSCI
/CS
/RD
/WR
DATA
VDD
VSS
BZ
/BZ
控制和時序電路
頻率發(fā)生器 看門狗時序和
時序基準發(fā)生器
LCD 驅動電路/
偏置電壓產生電路
顯示RAM
COM0
COM3
SEG0
SEG31
VLCD
/IRQ
VK1C21B
32×4 LCD顯示驅動芯片
7/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
靜態(tài)顯示存儲器（RAM）結構為32×4 位，存儲所顯示的數(shù)據。RAM 的內容直接
映射成LCD驅動器的顯示內容。通過讀、寫和讀-改-寫的三種命令形式把數(shù)據存儲到
RAM中。
RAM中的內容映射至LCD的過程如下表所示：
February 2022 Rev. 1.1
COM3 COM2 COM1 COM0
SEG0 0
地址6 位
（A5┈A0）
SEG1 1
SEG2 2
SEG3 3
┊ ┊
SEG31 31
D3 D2 D1 D0 Data\\Addr
4.2 顯示RAM-存儲結構
32×4 LCD顯示驅動芯片
8/23
www.szvinka.com
VK1C21B
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
系統(tǒng)振蕩的設置如下圖所示：
February 2022 Rev. 1.1
晶振
32.768kHz
外部時鐘
RC振蕩
256kHz
1/8
OSCI
OSCO
System Clock
VK1C21B 的時鐘是用來產生時基/WDT的時鐘頻率、LCD 驅動時鐘和蜂鳴頻率的。時
鐘來源可配置為內部RC振蕩器（256kHz），32.768kHz 的外部晶振或外部時鐘（例如由
單片機IO產生的時鐘）。
當執(zhí)行完SYS DIS命令后，系統(tǒng)時鐘停止并且LCD 偏置發(fā)生器也將停止工作，此時
LCD顯示消失，時基/WDT 功能也失效。此命令只適用于配置為片內 RC 振蕩或外部晶振
的時候，如果配置的是外部的時鐘，SYS DIS 命令無效既不能關閉系統(tǒng)時鐘也不能進入省
電模式。
當執(zhí)行LCD OFF命令后關閉LCD偏置電壓發(fā)生器，再執(zhí)行SYS DIS命令后，系統(tǒng)進入省
電模式，可節(jié)省功耗。
系統(tǒng)上電工作時，VK1C21B處于SYS DIS 狀態(tài)。
4.3 系統(tǒng)振蕩器
VK1C21B
32×4 LCD顯示驅動芯片
9/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1
1
2
3
CLK
D Q
R
/4
CLR WDT
CLR Timer
TIMER EN/DIS
WDT EN/DIS
Time Bass
/256
WDT
VDD
/IRQ腳
IRQ EN/DIS
TIME/WDT
fsys/2n
n=0~7
System Clock
f=32kHz
IRQ輸出
時序基準發(fā)生器是一個 8 級遞增計數(shù)器,可以精確的產生時基。看門狗（WDT）是由
一個 時基發(fā)生器和一個 2 級計數(shù)器組成，它可以在主控制器或其它子系統(tǒng)處于異常狀態(tài)時
產生中斷。WDT計數(shù)溢出時產生一個溢出標志，此標志可以通過命令輸出到 /IRQ 腳(開漏輸
出)。時序基準發(fā)生器和 WDT 時鐘的來源。時基和看門狗共用1個時鐘源，可配置8種頻率：
f WDT=fsys/2n （n=0~7）
式中fsys=32kHz為系統(tǒng)時鐘，由內部RC振蕩器（256kHz），外部晶振32.768kHz 或外
部 時鐘源產生。
時基和看門狗共用1個時鐘源，WDT由CLR WDT命令清除，時基發(fā)生器可以被CLR
WDT或者CLR TIMER 命令清除。
WDT EN命令不僅使能了時基發(fā)生器同時也把WDT溢出標志連接到IRQ輸出端，而
WDT DIS命令不影響時基發(fā)生器，僅斷開WDT溢出標志和IRQ端；執(zhí)行TIMER EN 命令
后，WDT溢出標志和IRQ輸出端斷開同時時基輸出連接到IRQ輸出端。
IRQ EN和IRQ DIS命令選擇IRQ輸出端連接到/IRQ輸出腳有效或者無效狀態(tài)。
時基和WDT設置如下圖：
4.4 時基和看門狗
VK1C21B
32×4 LCD顯示驅動芯片
10/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
VK1C21B內置一個簡單的2kHz/4kHz頻率的聲音發(fā)生器，可以在BZ和/BZ腳上輸出
一對驅動信號，用于產生一個單音。命令TONE 4k和TONE 2k可以用來選擇輸出聲音頻率
為2kHz還是4kHz。命令TONE ON和TONE OFF用來打開或關閉蜂鳴器輸出。BZ和/BZ腳是
差動輸出腳，當蜂鳴器禁止時BZ和/BZ腳輸出保持低電平。
February 2022 Rev. 1.1
4.5 蜂鳴器輸出
VK1C21B
32×4 LCD顯示驅動芯片
11/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
VK1C21B是一個最多支持128點（32SEGx4COM）的LCD驅動器，它可以由軟件配置
成1/2、1/3偏置電壓（bias），也可以配置成1/2DUTY（2COM）、1/3DUTY（3COM）或
者1/4DUTY（4COM）。
VK1C21B有4個通信腳，如果僅用于顯示可以只用3個通信腳。
/CS 腳信號用來使能/禁止和主控制器之間的通信，/CS 高電平禁止并初始化內部
時序，/CS低電平使能。
DATA腳是串行數(shù)據輸入/輸出腳，讀/寫數(shù)據或寫入命令必需通過數(shù)據腳。
/RD 腳是 讀時鐘輸入，RAM 中的數(shù)據在 /RD 信號的下降沿被讀出到 DATA 腳上，
主控制器在 READ 信號上升沿和下一個下降沿之間讀出正確數(shù)據。
/WR腳是寫時鐘輸入腳，DATA 腳上的數(shù)據、地址或者命令在 /WR 信號上升沿被讀
到 VK1C21B。
/IRQ 腳作為時基輸出或 WDT 溢出標志輸出腳（由 軟件配置），NMOS開漏輸出低電
平有效。
February 2022 Rev. 1.1
4.6 LCD驅動
4.6.1 通信接口
VK1C21B
32×4 LCD顯示驅動芯片
12/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
VK1C21B可以通過軟件來操作，配置 VK1C21B參數(shù)和傳送LCD顯示數(shù)據的指令有
兩種模式，分別為命令模式和數(shù)據模式。命令模式ID是100，數(shù)據模式有3種，分別是讀數(shù)
據操作ID是110，寫數(shù)據操作ID是101，讀-改-寫數(shù)據操作ID也是101。
ID碼見下表：
操作 模式 ID
讀（RED） 數(shù)據 110
寫（WRITE） 數(shù)據 101
讀-改-寫（Read-Modify-Write） 數(shù)據 101
命令（COMMAND） 命令 100
February 2022 Rev. 1.1
4.6.2 命令格式
VK1C21B
32×4 LCD顯示驅動芯片
13/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
4.6.3.1 讀時序
February 2022 Rev. 1.1
命令時序對應4個ID碼。
讀模式（命令代碼：110）
1 1 0 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 1 1 0 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3
存儲地址1 數(shù)據1 存儲地址2 數(shù)據2
/CS
/WR
/RD
DATA
4.6.3 命令/數(shù)據時序
讀模式（連續(xù)地址讀）
1 1 0 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3
存儲地址1 數(shù)據1 數(shù)據2 數(shù)據3
/CS
/WR
/RD
DATA D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0
數(shù)據4
說明：每讀完4bit數(shù)據，地址自動加1
VK1C21B
32×4 LCD顯示驅動芯片
14/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
4.6.3.2 寫時序
February 2022 Rev. 1.1
寫模式（命令代碼：101）
1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3
存儲地址1 數(shù)據1 存儲地址2 數(shù)據2
/CS
/WR
DATA
寫模式（連續(xù)地址寫）
1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3
存儲地址1 數(shù)據1
/CS
/WR
DATA
數(shù)據2 數(shù)據3
D0 D1 D2 D3 D0 D1 D2 D3 D0 D1 D2 D3 D0
數(shù)據4
說明：每寫完4bit數(shù)據，地址自動加1
VK1C21B
32×4 LCD顯示驅動芯片
15/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
4.6.3.3 讀-改-寫時序
February 2022 Rev. 1.1
讀改寫模式（命令代碼：101）
1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3
存儲地址1 數(shù)據1 存儲地址2 數(shù)據2
/CS
/WR
DATA
/RD
D0 D1 D2 D3
數(shù)據1
讀改寫模式（連續(xù)地址存儲）
1 0 1 A5 A4 A3 A2 A1 A0 D0 D1 D2 D3 D0 D1 D2 D3
存儲地址1 數(shù)據1 數(shù)據3
/CS
/WR
DATA
/RD
D0 D1 D2 D3
數(shù)據1
D0 D1 D2 D3
數(shù)據2
D0 D1 D2 D3
數(shù)據2
D0
說明：讀完4bit數(shù)據地址不變，寫4bit數(shù)據和前面讀4bit數(shù)據地址一樣。
說明：讀完4bit數(shù)據地址不變，接著寫完4bit數(shù)據后地址自動加1。
VK1C21B
32×4 LCD顯示驅動芯片
16/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
4.6.3.4 命令時序
February 2022 Rev. 1.1
命令模式（命令代碼：100）
1 0 0 C8 C7 C6 C5 C4 C3 C2 C1 C0
命令1 命令- - - - 命令i 命令或數(shù)據模式
/CS
/WR
DATA C8 C7 C6 C5 C4 C3 C2 C1 C0
模式（數(shù)據和命令模式）
/CS
/WR
/DATA
命令或數(shù)據模式 地址和數(shù)據 命令或數(shù)據模式 地址和數(shù)據 命令或數(shù)據模式 地址和數(shù)據
/RD
4.6.3.5 數(shù)據和命令時序
VK1C21B
32×4 LCD顯示驅動芯片
17/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1
名稱 ID 命令代碼 D/C 功能 復位
READ 110 A5A4A3A2A1A0D0D1D2D3 D 從 RAM中讀取數(shù)據
WRITE 101 A5A4A3A2A1A0D0D1D2D3 D 把數(shù)據寫入到 RAM中
READ-MODIFY-WRITE 101 A5A4A3A2A1A0D0D1D2D3 D 從 RAM中讀取和寫入數(shù)據
SYS DIS 100 0000- 0000-X C 關閉系統(tǒng)時鐘和 LCD偏置發(fā)生器 YES
SYS EN 100 0000- 0001-X C 打開系統(tǒng)時鐘
LCD OFF 100 0000- 0010-X C 關閉 LCD偏置發(fā)生器 YES
LCD ON 100 0000- 0011-X C 打開 LCD偏置發(fā)生器
TIMERS DIS 100 0000- 0100-X C 禁止時序基準輸出
WDT DIS 100 0000- 0101-X C 禁止 WDT暫停標志輸出
TIMER EN 100 0000- 0110-X C 允許時序基準輸出
WDT EN 100 0000- 0111-X C 允許 WDT暫停標志輸出
TONE OFF 100 0000- 1000-X C 關閉蜂鳴輸出 YES
TONE ON 100 0000- 1001-X C 打開蜂鳴輸出
CLR TIMER 100 0000-11XX-X C 清空時序基準發(fā)生器中的內容
CLR WDT 100 0000-111X-X C 清空 WDT中的內容
XTAL 32k 100 0001-01XX-X C 系統(tǒng)時鐘，晶振
RC 256k 100 0001-10XX-X C 系統(tǒng)時鐘，片內 RC振蕩 YES
EXT CLK 100 0001-11XX-X C 外接時鐘
BIAS 1/2 100 0010-abX0-X C
LCD 1/2偏置設置
ab=00：2 COMS
ab=01：3 COMS
ab=10：4 COMS
BIAS 1/3 100 0010-abX1-X C
LCD 1/3偏置設置
ab=00：2 COMS
ab=01：3 COMS
ab=10：4 COMS
TONE 4k 100 010X-XXXX-X C 蜂鳴頻率輸出：4kHz
TONE 2k 100 011X-XXXX-X C 蜂鳴頻率輸出：2kHz
IRQ DIS 100 100X-0XXX-X C 禁止 IRQ輸出 YES
IRQ EN 100 100X-1XXX-X C 允許 IRQ輸出
F1 100 101X-X000-X C 時基/WDT時鐘輸出：1Hz
WDT暫停標志：4s
F2 100 101X-X001-X C
時基/WDT時鐘輸出：2Hz
WDT暫停標志：2s
F4 100 101X-X010-X C 時基/WDT時鐘輸出：4Hz
WDT暫停標志：1s
F8 100 101X-X011-X C 時基/WDT時鐘輸出：8Hz
WDT暫停標志：1/2s
F16 100 101X-X100-X C 時基/WDT時鐘輸出：16Hz
WDT暫停標志：1/4s
F32 100 101X-X101-X C 時基/WDT時鐘輸出：32Hz
WDT暫停標志：1/8s
F64 100 101X-X110-X C
時基/WDT時鐘輸出：64Hz
WDT暫停標志：1/16s
F128 100 101X-X111-X C 時基/WDT時鐘輸出：128Hz
WDT暫停標志：1/32s YES
TEST 100 1110-0000- X C 測試模式
NORMAL 100 1110-0011- X C 普通模式 YES
說明: X: 可以是0也可以是1
A5-A0: 顯示RAM 位地址址
D3-D0:4bit顯示數(shù)據
5 命令列表
說明: X: 可以是0也可以是1
A5-A0: 顯示RAM 位地址址
D3-D0:4bit顯示數(shù)據
D/C:數(shù)據/命令模式
復位:上電默認狀態(tài)
110,101和 100是指令ID
VK1C21B
32×4 LCD顯示驅動芯片
18/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1
VR
32.768kHz
/CS
/RD
/WR
DATA
/IRQ
OSCI
OSCO
R
MCU
PWM Out
外部時鐘
NC
1/2 or 1/3Bias,1/2,1/3 or 1/4Duty
LCD面板
VK1C21B
VDD
VLCD
BZ
COM0～COM3 SEG0～SEG31
BUZ
VDD
VDD
NC
說明：VR電阻值決定VLCD腳電壓，即LCD屏的驅動電壓
建議VR用20K可調電阻調到顯示效果最佳，取此時阻值。
6 參考電路
/BZ
VSS
VK1C21B
32×4 LCD顯示驅動芯片
19/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1
特 性 符 號 極 限 值 單 位
電源電壓 VDD -0.3～5.5 V
輸入電壓 VIN VSS-0.3～VDD+0.3 V
存貯溫度 TSTG -50～+125 ℃
工作溫度 TOTG -40～+85 ℃
7.2 直流參數(shù)
名稱 符號 最小值 典型值 最大值 單位 測試條件
VDD 條件
工作電壓 VDD 2.4 — 5.2 V — —
工作電流 IDD1
— 150 300
?A
3V 無負載/LCD打開
— 300 600 5V 片內 RC振蕩
工作電流 IDD2
— 60 120
?A
3V 無負載/LCD打開
— 100 240 5V 晶振
工作電流 IDD3
— 100 200
?A
3V 無負載/LCD打開
— 200 400 5V 外接時鐘
待機電流 ISTB
— 0.1 5
?A
3V 無負載
— 0.3 10 5V 電源關機模式
輸入低電壓 VIL
0 — 0.6 V 3V
DATA, /WR, /CS, /RD 0 — 1.0 5V
輸入高電壓 VIH
2.4 — 3.0 V 3V
DATA, /WR, /CS, /RD 4.0 — 5.0 5V
DATA, BZ, /BZ, /IRQ IOL1
0.5 1.2 — mA 3V VOL=0.3V
1.3 2.6 — 5V VOL=0.5V
DATA, BZ, /BZ IOH1
-0.4 -0.8 — mA 3V VOH=2.7V
-0.9 -1.8 — 5V VOH=4.5V
LCD公共端灌電流 IOL2
80 150 —
?A 3V VOL=0.3V
150 250 — 5V VOL=0.5V
LCD公共端拉電流 IOH2
-80 -120 —
?A 3V VOH=2.7V
-120 -200 — 5V VOH=4.5V
LCD SEG端灌電流 IOL3
60 120 —
?A 3V VOL=0.3V
120 200 — 5V VOL=0.5V
LCD SEG端拉電流 IOH3
-40 -70 —
?A 3V VOH=2.7V
-70 -100 — 5V VOH=4.5V
上拉電阻 RUP
40 80 150 kΩ 3V
DATA, /WR, /CS, /RD 30 60 100 5V
7 電氣特性
7.1 極限參數(shù)
VK1C21B
32×4 LCD顯示驅動芯片
20/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1
7.3 交流參數(shù)
名稱 符號 最小值 典型值 最大值 單位 測試條件
VDD 條件
系統(tǒng)時鐘 fSYS1
— 256 — kHz 3V 片內 RC振蕩
— 256 — 5V
系統(tǒng)時鐘 fSYS2
— 32.768 — kHz 3V 晶振 — 32.768 — 5V
系統(tǒng)時鐘 fSYS3
— — — kHz 3V 外接時鐘— — — 5V
LCD頻率 fLCD1
— 80 —
Hz —
片內 RC振蕩
— 80 — 晶振
— fSYS3/1024 — 外接時鐘
LCD公共端周期 tCOM — n/ fLCD — sec — N：公共端個數(shù)
串行數(shù)據時鐘（/WR端） FCLK1
— — 150 kHz 3V 占空比周期 50% — — 300 5V
串行數(shù)據時鐘（/RD端） FCLK2
— — 75 kHz 3V 占空比周期 50% — — 150 5V
串行接口復位脈寬 tCS — 250 — ns — /CS
/WR, /RD輸入脈寬 tCLK
3.34 — —
?s 3V 寫模式
6.67 — — 讀模式
1.67 — —
?s 5V 寫模式
3.34 — — 讀模式
上升/下降時間串行數(shù)據
時寬 tr，tf — 120 — ns
3V
— 5V
數(shù)據到 /WR ， /RD 時寬
的設置時間 tsu — 120 — ns
3V
— 5V
數(shù)據到 /WR ， /RD 時寬
的保持時間 th — 120 — ns
3V
— 5V
/CS到/WR，/RD時寬的
設置時間 tsu1 — 100 — ns
3V
— 5V
/CS到/WR，/RD時寬的
保持時間 th1 — 100 — ns
3V
— 5V
片內 RC振蕩
VK1C21B
32×4 LCD顯示驅動芯片
21/23
www.szvinka.com
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
February 2022 Rev. 1.1
8 封裝信息
8.1 LQFP48(7.0mm x 7.0mm PP=0.5mm)
VK1C21B
32×4 LCD顯示驅動芯片
22/23
www.szvinka.com
MILLIMETER
SYMBOL
MIN NOM MAX
A -- -- 1.60
A1 0.05 -- 0.15
b 0. 18 -- 0.26
b1 0.17 0.20 0.23
c
8.80 9.00 9.20
c1
D
D1
E
E1
e 0.50BSC
L
L1
0. 13 -- 0.17
0.12 0.13 0.14
8.80 9.00 9.20
6.90 7.00 7.10
6.90 7.00 7.10
0. 45 -- 0.75
1.00REF
36 25
37 24
13
12
48
D
D1 A
A1
E E1
1
b
e
L
聯(lián)系人：邱婷 TEL：18823668825 QQ：2689802003 E-mail：qt-chip@szvinka.com
No. 版本 日期 修訂內容
1 1.0 2021-04-11 原始版本
檢查
Yes
免責說明
本著為用戶提供更好的服務的原則，永嘉微電在本手冊中給用戶提供準確詳細的產品
信息。但由于本手冊中的內容具有一定的時效性，永嘉微電不保證該手冊在任何時段的
時效性和適用性。永嘉微電有權對本手冊中的內容進行更新，恕不另行通知。為獲取最
新信息，請訪問永嘉微電的官方網站（https://www.szvinka.com）或者與永嘉微電工作人
員聯(lián)系。
February 2022 Rev. 1.1
8 歷史版本
VK1C21B
32×4 LCD顯示驅動芯片
23/23
www.szvinka.com
1 1.1 2022-02-18 完善參數(shù) Yes
